الگوریتم نگاشت مجدد تکنولوژی با هدف کاهش تراکم مسیریابی

روند توسعه تکنولوژی ساخت تراشه های مدارات مجتمع، به افزایش پیچیدگی ابزارهای طراحی خودکار منجر شده و خودکارسازی طراحی را با چالش¬های فراوانی روبرو ساخته است. در ابزارهای کنونی در هر مرحله از روند طراحی از بهینه سازیهای محلی استفاده میشود. حال آنکه تصمیماتی که در مراحل اولیه طراحی اتخاذ می شود می تواند نتیجه تصمیمات بعدی را تحت الشعاع قرار دهد و آنها را محدود کند. بصورت خاص تراکم اتصالات در مرحله مسیریابی طراحی فیزیکی بهبود داده میشود ولی میزان این بهبودها متأثر از تصمیمات اخذ شده در مراحل پیشین نظیر سنتز منطقی است. به عبارت دیگر یک نت لیست متراکم شرایط بهبود در سطح طراحی فیزیکی را نیز محدود می¬کند. بنابراین مناسب است تصمیمات و بهینه سازیها در سطوح بالاتر، ویژگی¬های محیط فیزیکی، چینش، اتصالات و عوامل پارازیتی را درنظر گیرند. در این پروژه چندین متدولوژی که در سطح سنتز منطقی از اطلاعات و ویژگی¬های مرحله طراحی فیزیکی بهره می¬گیرند، ارائه شده است. در متدولوژی¬های پیشنهادی بهره گیری از ویژگی اِفراز حداقل تقاطع در مراحل بهینه¬سازی منطقی و نگاشت تکنولوژی از اطلاعات اِفراز برای راهنمایی این مراحل استفاده شده است. دو متدولوژی اول به تولید نت¬لیستی منجر می¬شود که بصورت ذاتی و فارغ از نوع الگوریتم جایابی و مسیریابی، تراکم اتصالات کمتری دارد. در متدولوژی¬های بعدی، مرحله نگاشت تکنولوژی و مرحله جایابی با هم ترکیب شده¬اند. در این متدولوژی¬ها از اطلاعات مرحله جایابی سراسری و نقشه تراکم اتصالات برای راهنمایی مرحله نگاشت تکنولوژی و جایابی جزئی استفاده می¬شود. نتایج آزمایش¬ها نشان می¬دهند که استفاده از اطلاعات اِفراز حداقل تقاطع یک معیار مناسب برای پیش¬بینی ویژگی نزدیک به یکدیگر قرارگیری عناصر در چینش نهایی است و در مراحل مختلف سنتز منطقی قابل اِعمال می¬باشد.